PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-133668

(43)Date of publication of application: 12,05,2000

(51)Int.Cl.

H01L 21/60 H01L 23/12

(21)Application number: 10-301301

(22)Date of filing:

22.10.1998

(71)Applicant : SONY CORP


(72)Inventor: SAITO TAKASHI

(54) SEMICONDUCTOR DEVICE AND PACKAGING STRUCTURE

(57) Abstract:

PROBLEM TO BE SOLVED: To effectively prevent junction break of a terminal such as of a bump even when no underfilling agent is provided of repair (part replacement).

SOLUTION: The semiconductor device comprises a semiconductor chip 1, terminals 4 which are electrically connected to pads on the semiconductor chip 1, and reinforcements 6 which are formed on the surface where the terminals 4 are provided and whose size in a radial direction from the center of the surface is larger than that in a direction perpendicular to the radial direction (and diameter of the terminal 4). The terminals 4 and the reinforcements 6 can be directly formed on the semiconductor chip 1, or formed on one side (opposite to the side where the semiconductor chip 1 is mounted) of a package substrate 2 like a chip size package.



LEGAL STATUS

[Date of request for examination]

04.07.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-133668 (P2000-133668A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl.7	識別記号	•	FΙ			テーマコート (参考)
HO1L 21/	' 60		H01L	21/92	602P	5 F 0 4 4
	311			21/60	311S	
23/	12	* .		23/12	L L	•

審査請求 未請求 請求項の数13 OL (全 7 頁)

(21)出願番号	特願平10-301301	(71)出願人	000002185
(22)出顧日	平成10年10月22日(1998, 10, 22)		ソニー株式会社 東京都品川区北品川6丁目7番35号
		(72)発明者	斎藤 隆 東京都品川区北品川6丁目7番35号 ソニ
		(74)代理人	一株式会社内 100094053
			弁理士 佐藤 隆久
		ドターム(参	時) 5F044 KK01 LL01 LL17 QQ00 QQ02 QQ03


(54) 【発明の名称】 半導体装置および実装構造

(57) 【要約】

【課題】リペア (部品交換) のためアンダーフィル剤がない場合でも、バンプ等の端子体の接合破壊を有効に防止する。

【解決手段】半導体チップ1と、当該半導体チップ1のパッド部に電気的に接続して形成された端子体4と、当該端子体4の形成面に形成され、その形成面中央を通過する放射線上の寸法が当該放射線と直交する方向の寸法(および端子体4の径)より大きな補強体6とを有する。この端子体4および補強体6は、半導体チップ1に直接形成されていてもよいが、いわゆるチップサイズパッケージのようにパッケージ基板2の一方面(半導体チップ1と反対側の面)に形成されていてもよい。

第1実施形態



【特許請求の範囲】

【請求項1】半導体チップと、

当該半導体チップのパッド部に電気的に接続して形成された端子体と、

当該端子体の形成面に形成され、その形成面中央を通る 放射線上の寸法が当該放射線と直交する方向の寸法より 大きな補強体とを有する半導体装置。

【請求項2】前記補強体の放射線上の寸法は、前記端子 体の径より大きい請求項1に記載の半導体装置。

【請求項3】前記半導体チップと前記端子体および補強 体との間に、パッケージ基板が介在し、

前記パッケージ基板の半導体チップ側の面に、前記端子 体と電気的に接続された配線層が形成され、

当該配線層と前記半導体チップのパッド部とが、内部端 子体を介して電気的に接続されている請求項1に記載の 半導体装置。

【請求項4】前記端子体の形成面中央に、当該端子体より専有面積が大きな中央補強体が形成されている請求項1に記載の半導体装置。

【請求項5】前記中央補強体と前記補強体とが一体に形成されている請求項4に記載の半導体装置。

【請求項6】前記補強体は、前記形成面中央を通る対角 線上に配置された対角補強体を含む請求項1に記載の半 導体装置。

【請求項7】前記対角補強体は、前記形成面の角部付近で前記対角線と直交する方向の幅が拡大されている請求項6に記載の半導体装置。

【請求項8】前記補強体は、その周囲に等間隔で配置された接続体との距離が接続体同士の距離とほぼ同じとなる位置に突部を有する請求項1に記載の半導体装置。

【請求項9】前記補強体は、端子体の一種として前記半 導体チップの所定のパッド部に電気的に接続されている 請求項1に記載の半導体装置。

【請求項10】半導体チップの実装基板への実装構造で あって、

当該半導体チップのパッド部に電気的に接続する端子体 L

前記パッド部が形成されているチップ面に、当該チップ 面中央を通る放射線上の寸法が当該放射線と直交する方 向の寸法より大きな補強体とを介して、前記半導体チッ プが前記実装基板上に固定されている実装構造。

【請求項11】前記補強体は、端子体の一種として前記 半導体チップの所定のパッド部に電気的に接続されてい る請求項10に記載の実装構造。

【請求項12】半導体チップを一方の主面に搭載したパッケージ基板の実装基板への実装構造であって、

前記パッケージ基板の他方の主面に、前記半導体チップ のパッド部と電気的に接続された端子体が形成され、

当該端子体の形成面に、その形成面中央を通る放射線上の寸法が当該放射線と直交する方向の寸法より大きな補

強体が形成されている実装構造。

【請求項13】前記補強体は、端子体の一種として前記 半導体チップの所定のパッド部に電気的に接続されてい る請求項12に記載の実装構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、端子体を介して実 装基板に接続される半導体装置および半導体チップの実 装構造に関する。

[0002]

【従来の技術】半導体チップをインターポーザー等の介在なしに、直接、基板(マザーボード等の実装基板)に 実装する方法は、既に工業的に実施されている。図7 は、この半導体チップの直接的な実装(ベアチップ実 装)構造を示す断面図である。

【0003】図7に示す実装構造100では、マザーボード等の実装基板102上に、半田バンプ等の端子体104を介して半導体チップ106の電極パッド(不図示)が、実装基板102上の配線パターン(不図示)と電気的に接続されている。半導体チップ106と実装基板102との対向間隔に、樹脂等のアンダーフィル剤108は、半導体チップ106と実装基板102の熱膨張係数が異なり、そのため加熱時に半田バンプ104を介した半導体チップ106と実装基板102との電気的接合が破壊されてしまうという問題を回避するために、熱膨張差による応力が半田バンプ104に集中しないように緩衝材の役割を果たす。

【0004】図8(A)は、従来における半導体チップのバンプ形成面を示す平面図である。図8(A)に示す半導体チップ106では、半導体チップ106のバンプ形成面の四隅に、機械的強度確保のためだけにバンプ104より大きな補強バンプ112を形成し、これにより、熱膨張差による応力によって半導体チップ106が実装基板から剥がれにくくしている。

【0005】さらに、例えば特開平7-86330号公報には、半田バンプ等の接合部の配置パターンを工夫することによって、上記熱膨張差による歪み(応力)を抑制する技術が開示されている。図9(A)、(B)は、この公報に開示された電極および接合部の配置パターンを示す図である。図9(A)では、電極122及び接合部124が【C120の対角線上に配置され、図9

(B) では、電極122及び接合部124がIC120 の四隅のほか、各辺に直交する線上に配置されている。 【0006】

【発明が解決しようとする課題】これら従来の半導体装置および実装構造では、それぞれ、以下に示す課題が存在する。

【0007】図7に示すベアチップ実装では、応力緩和 のためのアンダーフィル剤108が必要なことから、半 3

導体チップ106を一旦、基板102に実装した後は、 リペア (部品交換) ができないという課題がある。この ため、半導体チップ106の交換が必要な場合は、基板 102ごとの交換となってしまい、修理コストが高くな るという不利益がある。

【0008】図8(A)に示すベアチップ実装では、半導体チップ106の四隅に補強バンプ112を形成することによって周辺部の強度を高めてあるが、図8(B)の断面図に示すように、ヒートサイクル時等の基板102の延びにより、中央部でバンプ104の接合が破壊されてしまうという課題がある。

【0009】図9(A), (B) に示す公報記載の接合部の配置パターンでは、接合部(バンプ)の破壊に対する効果が不十分である。つまり、全面にバンプを形成しても、例えばヒートサイクル等を繰り返すとバンプ接合が破壊されるのが実情である。

【0010】本発明の目的は、アンダーフィル剤がなくてもパンプ等の端子体の接合破壊が有効に防止でき、リペア(部品交換)可能な半導体装置および実装構造を提供することにある。

[0011]

【課題を解決するための手段】本発明に係る半導体装置は、半導体チップと、当該半導体チップのパッド部に電気的に接続して形成された端子体と、当該端子体の形成面に形成され、その形成面中央を通る放射線上の寸法が当該放射線と直交する方向の寸法(および端子体の径)より大きな補強体とを有する。この端子体および補強体は、半導体チップ面に形成されたものでもよく、また、いわゆるチップサイズパッケージのパッケージ基板面に形成されたものでもよい。後者の場合、前記半導体チップと前記端子体および補強体との間に、パッケージ基板が介在し、前記パッケージ基板の半導体チップ側の面に、前記端子体と電気的に接続された配線層が形成され、当該配線層と前記半導体チップのパッド部とが、内部端子体を介して電気的に接続されている。

【0012】本発明では、好適には、前記端子体の形成面中央に、当該端子体より専有面積が大きな中央補強体が形成されている。他の好適な構成としては、前記中央補強体と前記補強体とが一体に形成されている。さらに他の好適な構成として、前記補強体は、前記形成面中央を通る対角線上に配置された対角補強体を含む。この場合、好適に、前記対角補強体は、前記形成面の角部付近で前記対角線と直交する方向の幅が拡大されている。また、好適に、前記補強体は、その周囲に等間隔で配置された接続体との距離が接続体同士の距離とほぼ同じとなる位置に突部を有する。

【0013】以上のような構成の補強体(中央補強体を含む)は、補強用のためだけに設けてもよく、また、端子体の一種として前記半導体チップの所定のパッド部に電気的に接続させてもよい。

【0014】本発明に係る第1の実装構造は、半導体チップの実装基板への実装構造であって、当該半導体チップのパッド部に電気的に接続する端子体と、前記パッド部が形成されているチップ面に、チップ面中央を通る放射線上の寸法が当該放射線と直交する方向の寸法より大きな補強体とを介して、前記半導体チップが前記実装基板上に固定されている。

【0015】本発明に係る第2の実装構造は、半導体チップを一方の主面に搭載したパッケージ基板の実装基板への実装構造であって、前記パッケージ基板の他方の主面に、前記半導体チップのパッド部と電気的に接続された端子体が形成され、当該端子体の形成面に、その形成面中央を通る放射線上の寸法が当該放射線と直交する方向の寸法より大きな補強体が形成されている。

【0016】以上のような半導体装置および実装構造では、補強体の放射線方向の寸法が、放射線と直交する方向の寸法(および端子体の径)より大きい。通常、熱膨張差に応じた応力のかかりかたは面中心からの距離に応じて異なる。ところが、本発明で補強体の放射線方向の寸法が大きいため、このような応力が有効に補強体にかかり、端子体の接合部にかからない。したがって、端子体が半導体チップ(またはパッケージ基板)との界面、或いは実装基板との界面で剥がれることがない。とくに中央補強体により、実装基板等が延びて中央部で半導体チップ(またはパッケージ基板)との距離が大きくなる、中央部の浮きを有効に防止できる。また、角部により、半導体チップ(またはパッケージ基板)の周辺部の接合強度を高めることができる。

[0017]

【発明の実施の形態】第1実施形態

図1は、第1実施形態に係る実装構造を示す断面図であ る。図1において、実装基板3上に端子体4および補強 体6を介して、半導体チップ1が電気的接続を確保しな がら載置されている。より詳しくは、特に図示しないが 実装基板3上に配線層パターンが形成され、また、半導 体チップの表面に電極パッド部が形成され、その電極パ ッド部と実装基板3上の配線層パターンとが、端子体4 (または補強体6)を介して電気的に接続されている。 【0018】実装基板3は、例えば、プリント基板等の 有機基板、アルミナまたはムライト等のセラミック基 板、片面にポリイミドテープを施したSi基板等から構 成される。端子体4は、例えば、ハンダ、Au,Cu等 からなる半球状または凸状のバンプ、球状体 (ボール) などからなる。ボールの場合、表面が導電層でコートさ れたプラスチック等であってもよい。補強体6は、電気 的接続用として端子体4と同様に、配線層パターンと電 極パッド部を電気的に接続するものでもよく、また、電 極パッド部との電気的な接続を行わない補強用として用 いてもよい。補強体6は、例えば、ハンダ、Au、Cu 等からなる幅方向の断面が半球状のバンプからなる。

【0019】図2は、第1実施形態に係る半導体装置の構造を示す断面図である。ここでは、チップサイズパッケージ (CSP) と称する半導体装置の構造を示す。このCSP20において、パッケージ基板2の一方の面に、配線2aが形成され、この配線2aと電極パッド部との電気的接続が内部端子体8を介して達成された状態で、半導体チップ1が固定されている。パッケージ基板2は、図1の実装基板3と同様な材質を有する。内部端子体8は、図1の端子体4と同様にバンプまたはボール等からなる。樹脂等からなるアンダーフィル剤9が、半10導体チップ1とパッケージ基板2との対向間隔に充填されている。

【0020】パッケージ基板2の他方の面には、端子体4と補強体6が設けられている。端子体4は、パッケージ基板2の一方面に設けられた前記配線2aと電気的に接続されている。図1の場合と同様、補強体6は、機械的補強を兼ねた電気的接続用として、或いは単に機械的補強を行うために設けられている。ここでも補強体6は、例えば、ハンダ、Au, Cu等からなる幅方向の断面が半球状のバンブからなる。

【0021】図3は、図1または図2における端子体および補強体の形成面から見た平面図である。図3に示すように、補強体6が形成面(半導体チップ1の面、またはパッケージ基板2の面)に、その面中心を通る放射線上に配置されている。そして、その放射線方向の寸法が、放射線と直交する方向の寸法より大きい形状を有する。本実施形態では、4つの補強体6が、対角線(放射線の一種)上に配置されている。補強体6の周囲に、端子体4が、本例では2列に等間隔で配置されている。

【0022】本実施形態の実装構造または半導体装置では、このように補強体6が、放射線上に配置されて、しかも放射線方向に長い形状を有することから、半導体チップ1またはパッケージ基板2と実装基板との間の強度を強くすることができ、両者間に加わる、材料の熱膨張に起因したストレスが大きくなっても、半導体チップ1またはパッケージ基板2の端子体4が実装基板から剥がれにくくなる。また、補強体6が線状であるため、実装基板側の配線の引回しが容易である。

【0023】 第2実施形態

図4は、本実施形態に係る実装構造または半導体装置の、端子体および補強体の形成面を示す平面図である。本実施形態では、半導体チップ1またはパッケージ基板2のほぼ中央に、端子体4よりも占有面積が大きな中央補強体30が形成されている。中央補強体30は、補強体6と同じ材質で構成でき、機械的補強を兼ねた電気的接続用として、或いは単に機械的補強を行うために設けられている。

【0024】本実施形態の実装構造または半導体装置では、第1実施形態より更に中央補強体30が追加され、それだけ半導体チップ1またはパッケージ基板2と実装

基板との間の強度が増して、更に端子剥がれが発生したくい。また、実装後にヒートサイクルをかけた場合でも、中央部で端子剥がれが発生しないことから、高い信頼性が達成されている。

【0025】第3実施形態

図5は、本実施形態に係る実装構造または半導体装置の、端子体および補強体の形成面を示す平面図である。本実施形態における補強部40は、半導体チップ1またはパッケージ基板2のほぼ中央に配置され端子体4よりも占有面積が大きな中央補強体部40aと、中央補強体部40aから放射状に延びた放射補強部40bとからなる。中央補強体部40aと放射補強部40bは同じ材料で一体に形成され、機械的補強を兼ねた電気的接続用として、或いは単に機械的補強を行うために設けられている。

【0026】本実施形態の実装構造または半導体装置では、第1,第2実施形態より更に、半導体チップ1またはパッケージ基板2と実装基板との間の強度が増し、端子剥がれが発生しにくい。また、実装後にヒートサイクルをかけた場合でも、中央部で端子剥がれが発生しないことから、高い信頼性が達成されている。

【0027】第4実施形態

図6は、本実施形態に係る実装構造または半導体装置の、端子体および補強体の形成面を示す平面図である。本実施形態では、第2実施形態と同様、半導体チップ1またはパッケージ基板2のほぼ中央に、端子体4よりも占有面積が大きな中央補強体30が形成されている。本実施形態が第2実施形態と異なるのは放射線上に配置された補強体の形状である。本実施形態における補強体50は、放射線上に長く延びた基部50aと、基部の一端側で形成面のコーナーに配置された角部50bと、周囲の端子体4との距離が端子体同士の距離と等しくなる基部50aの長辺位置に形成された突部部50cとを有する。角部50bは、放射線と直交する方向の寸法が、基板50aより大きく形成され、本例ではコーナーに沿った略方形に形成されている。

【0028】本実施形態の実装構造または半導体装置では、第2実施形態と同様な効果に加え、更にコーナーの強度が増して、ここでの端子剥がれが発生しにくい。また、補強体50は、強度的に効果的な形状を保持したまま、周囲の端子体4との距離を一定に保った状態で最も効果的な位置に配置されていることから、端子体4の径を例えば100μmφ程度にまで小さくでき、多ピン化に対応可能な配置パターンとなっている。

[0029]

【発明の効果】本発明に係る半導体装置および実装構造によれば、アンダーフィル剤がなくてもバンプ等の端子体の接合破壊が有効に防止でき、リペア (部品交換) 可能な半導体装置および実装構造を提供することができ

【図面の簡単な説明】

【図1】図1は、本発明の第1実施形態に係る実装構造 を示す断面図である。

【図2】図2は、本発明の第1実施形態に係る半導体装置の構造を示す断面図である。

【図3】図3は、図1または図2における端子体および 補強体の形成面を示す平面図である。

【図4】図4は、本発明の第2実施形態に係る実装構造または半導体装置の、端子体および補強体の形成面を示す平面図である。

【図5】図5は、本発明の第3実施形態に係る実装構造または半導体装置の、端子体および補強体の形成面を示す平面図である。

【図6】図6は、本発明の第4実施形態に係る実装構造 または半導体装置の、端子体および補強体の形成面を示 す平面図である。 【図7】図7は、従来の半導体ベアチップ実装構造を示 す断面図である。

【図8】図8(A)は、従来における半導体チップのパンプ形成面を示す平面図である。図8(B)は、従来における半導体チップの実装構造を示す断面図である。

【図9】図9(A), (B)は、従来の半導体装置に関し、特許公開公報に開示された電極および接合部の配置パターンを示す図である。


【符号の説明】

1…半導体チップ、2…パッケージ基板、2a…配線、3…実装基板、4…端子体、6…補強体、8…内部端子体、9…アンダーフィル剤、10…実装構造、20…CSP(半導体装置)、30…中央補強体、40…補強体、40a…中央補強部、40b…放射補強部、50…補強体、50a…基部、50b…角部、50c…突部。

[図1]

10 (東被探查) 1半導体チップ 6 補強体

【図2】



【図3】

0

00

00

00

00

000000

 $\Theta\Theta\Theta\Theta$

000000

第1実施形態

OO

0.0

00

00


→6 補強体 6、

→1(2) 半導体チップ

(又は、ハッ)・7 基板)


>4 場子体


【図4】



【図5】


【図6】







【図7]







(B)



(7).

【図9】

